UREL   FEKT   VUT
    












Radioelektronický seminář

2015-04-08, webmaster


Ústav Radioelektroniky ve spolupráci se společností S3 Group pořádá v úterý 14.4. dvojici seminářů na téma „I know HDL. Is that all I need to know for my career in digital ASIC/FPGA designs development?“ a „SoC and its simulation, evaluation, validation“. Přednášejícím je Ing. Jan Kovalsky. Oba semináře se konají v místnosti SE6.121 (Technická 12) od 9:00 a od 12:00.